



Fig. 1

## (TOP VIEW)

10	VDD	GND		VDD	GND	VDD					VDD	VDD	VDD		GND	VDD
9																
8	VDD	CMD	VDD	GND	GNDa	GNDa	VDD	VDD	GND	GND	VDD	VDD	GND	GND	VCMOS	VDD
7	DQA8	DQA7	DQA5	DQA3	DQA1	CTMN	CTM	R07	R05	R03	R01	DQB1	DQB3	DQB5	DQB7	DQB8
6																
5																
4	GND	DQA6	DQA4	DQA2	DQA0	CFM	CFMN	R06	R04	R02	R00	DQB0	DQB2	DQB4	DQB6	GND
3	GND	SCK	VCMOS	GND	VDD	GND	VDDa	VREF	GND	VDD	GND	GND	VDD	SIO0	SIO1	GND
2																
1	VDD	GND		GND	VDD	GND					GND	GND	GND		GND	VDD
	A	B	C	D	E	F	G	H	J	K	L	M	N	P	R	S

Fig. 2